4月 17

任意进制计数器VHDL设计

花了很长时间,走了很多弯路,终于完成了模405计数器的设计。 首先设计一个具有同步置数,异步清零,同步使能,进位输出的10进制计数器: 这里用了lpm定制,注意选择模10. 顶层设计: 开始使用了置数的方法,但是发现由于百位到9时才会有时钟上升沿,因此,到405后百位不会按预期置数,而是保持4,所以会看到这样的计数序列:403,404,4 … Continue reading

4月 17

关于同步清零和异步清零

整理一下搜集来的资料: 同步清零与异步清零的区别就在与清零操作是否需要时钟脉冲的配合。通常异步清零只要有清零脉冲清零操作就开始执行;而同步清零当有清零信号时还必须等时钟有效跳变沿到来时才能进行清零操作。 在VHDL语言中,异步清零: 同步清零: 其中: clk'event是指信号clk是否发生跳变,若发生了则返回ture,否则为假, cl … Continue reading

4月 04

用D触发器实现的分频器为什么可以分频?

上周四器件实验,做四分频器,完全不懂是个什么玩意,后来从同学那里抄来了电路图,用7474连好,到是实现了功能,可是为什么就可以分频呢?数字设计没学好的人真心搞不懂,看来基础很重要。 今天好好画了下波形,大概能明白一点了。 下图是一个二分频的电路,用7474实现   其实,输出端Q只能在CLK时钟上升沿改变,也就是只要使数据输入电 … Continue reading

4月 04

SR锁存器笔记

学时序逻辑一直很困惑,主要是搞不清楚那样连接电路为什么就可以实现保持,清零,置数等功能,今天慢慢的推了SR锁存器的真值表,好像有点明白了,但是过程是否正确就不知道了。 如上图是一个SR锁存器,1为S端,5为R端,低电平有效,3为Q端,6为Q' 端。设初始状态均为低电平。此时,3端为1,3端状态反馈至4端,4端为1,6端为0,6端在反馈至2 … Continue reading

11月 26

识别字符串中的中文字符

做数字设计作业时遇到的问题:试尝试用C语言写一个获取字符串长度的子函数,要求能自动识别字符串中的字符是单字节字符还是双字节字符。(提示:字符串可能是中英文混合字符串) 0x80表示16进制数80,转换为十进制为128,转换为二进制为:10000000 (*str)与0x80进行&(位与)运算 按照汉字的高位为1的说法,所有高位不为 … Continue reading