7月
07
模型机顶层设计
代码方法就是简单，模型机的顶层很简洁：
Tag Archives: VHDL
7月
07
数码管显示VHDL设计
从同学那里拷来的代码，VHDL设计数码管显示电路： 对比自己以前写的数码管显示的vhdl代码，发现自己简直弱爆了，没有一点整体设计思想，单纯的把电路图各个部件翻译成vhdl代码，然后在连接起来，而上面的代码是整体描述了数码管显示电路，其实数码管显示电路还是比较简单的，输入两组，输出两组。输入就是一个clk时钟信号，还有要显示的数据。输出就 … Continue reading
4月
17
任意进制计数器VHDL设计
花了很长时间，走了很多弯路，终于完成了模405计数器的设计。 首先设计一个具有同步置数，异步清零，同步使能，进位输出的10进制计数器： 这里用了lpm定制，注意选择模10. 顶层设计： 开始使用了置数的方法，但是发现由于百位到9时才会有时钟上升沿，因此，到405后百位不会按预期置数，而是保持4，所以会看到这样的计数序列：403，404,4 … Continue reading