4月 20

序列检测器加数码管显示设计

如果按照实验书上一步步做到也不是很难,可是老师要求要在数码管上显示,这对我来说就有些麻烦了,向来讨厌数码管显示。 硬着头皮做了近10个小时了,总算是仿真正确了,至于硬件测试,希望不要在有什么乱子。 序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是:将一个指定的序列从数字码流中识别出来。接下来就以设计“01101”这个序列的检测 … Continue reading

4月 18

模405计数器数码管显示

模405计数器加位选和段选之后可以在数码管上直观的显示。 下面是顶层设计,加入相关底层文件即可: RTL调试 仿真:

4月 18

Quartus实体名不能以数字开头

写7段译码器,用了7seg_7的实体名,编译不能通过,报错如下: 可能是Quartus实体名不能以数字开头,改成seg_7之后就可以了。

4月 17

任意进制计数器VHDL设计

花了很长时间,走了很多弯路,终于完成了模405计数器的设计。 首先设计一个具有同步置数,异步清零,同步使能,进位输出的10进制计数器: 这里用了lpm定制,注意选择模10. 顶层设计: 开始使用了置数的方法,但是发现由于百位到9时才会有时钟上升沿,因此,到405后百位不会按预期置数,而是保持4,所以会看到这样的计数序列:403,404,4 … Continue reading

4月 06

关于quartus 11.0中的FLEX 10K器件

用quartus 11.0,找不到FLEX 10K系列,百度无果,最后用谷歌在altera论坛上找到了答案: FLEX device at Quartus 11 web edition ——————————— … Continue reading