4月 20

序列检测器加数码管显示设计

如果按照实验书上一步步做到也不是很难,可是老师要求要在数码管上显示,这对我来说就有些麻烦了,向来讨厌数码管显示。 硬着头皮做了近10个小时了,总算是仿真正确了,至于硬件测试,希望不要在有什么乱子。 序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是:将一个指定的序列从数字码流中识别出来。接下来就以设计“01101”这个序列的检测 … Continue reading

4月 18

序列检测器

感觉这个说的比较清楚: 序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是:将一个指定的序列从数字码流中识别出来。接下来就以设计“01101”这个序列的检测器为例,说明Verilog HDL语言的具体应用。设X为数字码流输入,Z为检出标记输出,高电平表示“发现指定序列”,低电平表示“没有发现指定的序列”。设输入的码流为“0011 … Continue reading