12月 29

计算理论笔记

转一个学长的总结,原文http://chj-yh.i.sohu.com/blog/view/113784360.htm   第一章  导引 1、如果起始状态也是接受状态,则接受空串 。 2、计算的形式定义:    设M={……},是一台有穷自动机,w=w0w1……wn是字母表上的一个字符串,如果Q中 … Continue reading

12月 29

计算理论实验--CFG是P成员

计算理论第二个实验,比第一个复杂,本机测试通过,可是ACM上总是说我的结果是错误的。郁闷中..   算法是动态规划,按照书上的伪码描述写出代码,不过还不理解为什么算法可行。关于伪码描述,可以在这里查看:CFG是P成员。 Problem description 上下文无关文法CFG G是否派生某个串W。采用动态规划(Dynamic … Continue reading

12月 29

计算理论实验—ADFA的可判定性

计算理论实验要求在ACM系统提交,头一次用ACM做实验,本机测试对的提交之后却得到错误的结果,相当的郁闷,不过还好,后来在同学的帮助下解决了,顺利AC。   实验题目: ADFA={<B,w>|B是DFA,w是串,B接收w},证明:ADFA是可判定的。 编写一个算法/程序,对于给定的输入<B,w>,可以判 … Continue reading

7月 11

硬件实验--模型机与程序运行

硬件基础实验二 实验报告 一、指令集结构 该模型机要实现以下指令: 指令格式 功能 装载存储指令 LDA 0x20 Byte R5<-Mem[Byte] STA 0x40 Byte Mem[Byte]<-R5 运算指令 ADD 0xC0 Byte R5<-R5 加 Mem[Byte] AND 0xE0 Byte R5&l … Continue reading

7月 07

数码管显示VHDL设计

从同学那里拷来的代码,VHDL设计数码管显示电路: 对比自己以前写的数码管显示的vhdl代码,发现自己简直弱爆了,没有一点整体设计思想,单纯的把电路图各个部件翻译成vhdl代码,然后在连接起来,而上面的代码是整体描述了数码管显示电路,其实数码管显示电路还是比较简单的,输入两组,输出两组。输入就是一个clk时钟信号,还有要显示的数据。输出就 … Continue reading

4月 24

用移位寄存器实现序列发生器

一、序列发生器电路图 基本部件全部采用lpm定制。 lpm_shift为右移位寄存器,为了直观的仿真和在数码管上显示, 用左移位寄存器是更好的选择。   lpm_shift是LPM定制的7位右移位寄存器,带串入串出和并入并出。 load端为置数端,当load端为1时,寄存器置数,并行输出为data[6..0],当load无效,即 … Continue reading

4月 20

序列检测器加数码管显示设计

如果按照实验书上一步步做到也不是很难,可是老师要求要在数码管上显示,这对我来说就有些麻烦了,向来讨厌数码管显示。 硬着头皮做了近10个小时了,总算是仿真正确了,至于硬件测试,希望不要在有什么乱子。 序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是:将一个指定的序列从数字码流中识别出来。接下来就以设计“01101”这个序列的检测 … Continue reading

4月 18

序列检测器

感觉这个说的比较清楚: 序列检测器是时序数字电路中非常常见的设计之一。它的主要功能是:将一个指定的序列从数字码流中识别出来。接下来就以设计“01101”这个序列的检测器为例,说明Verilog HDL语言的具体应用。设X为数字码流输入,Z为检出标记输出,高电平表示“发现指定序列”,低电平表示“没有发现指定的序列”。设输入的码流为“0011 … Continue reading

4月 18

模405计数器数码管显示

模405计数器加位选和段选之后可以在数码管上直观的显示。 下面是顶层设计,加入相关底层文件即可: RTL调试 仿真: